عداد ثنائي متزامن 4 بت 74HC161 بغلاف DIP-16
74HC161 4-Bit Synchronous Binary Counter DIP-16 (74LS161 Equivalent)
آخر تحديث للأسعار: ١٢/١٠/٢٠٢٦
مقارنة الأسعار
| المتجر | منتج | السعر | اذهب للمتجر |
|---|---|---|---|
 فيوتشر إلكترونيكسالأرخص | 74HC161 ( Presettable synchronous 4-bit binary counter; asynchronous reset) | ٢٠ ج.م | اذهب للمتجر |
 ميكرو أوم للإلكترونيات | 74161 Synchronous 4-Bit Binary Counter DIP-16 | 74HC161 / 74LS161 | ٢٣ ج.م٣٠ | اذهب للمتجر |
 يو جي إي للإلكترونيات | 74LS161 4Bit Synchronous Programmable Counter | ٢٨٫٥ ج.م | اذهب للمتجر |
تاريخ السعر
أقل سعر يومي خلال آخر 90 يومًا
لا يوجد تاريخ أسعار كافٍ بعد.
أقل سعر تم تسجيله: ٢٠ ج.م
عن المنتج
الدائرة 74HC161 هي عداد ثنائي متزامن من 4 بت بغلاف DIP ذي 16 طرفاً من عائلة المنطق 74. يعد للأعلى عند الحافة الموجبة للساعة، ويتضمن إمكانية التحميل المسبق وإعادة ضبط غير متزامنة. تُستخدم في المؤقتات وتقسيم التردد ودوائر العد الرقمي. الدائرة 74LS161 هي النسخة TTL بنفس الوظيفة وترتيب الأطراف.
المواصفات
- الوظيفة
- 4-bit synchronous binary counter, presettable
- اتجاه العد
- Up
- إعادة الضبط
- Asynchronous, active low
- نوع التشغيل
- Positive edge
- أقصى معدل عد
- 24 MHz
- جهد التغذية
- 2 V to 6 V
- الغلاف
- 16-pin DIP (0.300 inch, 7.62 mm)
أسئلة شائعة
كم سعر عداد ثنائي متزامن 4 بت 74HC161 بغلاف DIP-16 في مصر؟
سعر عداد ثنائي متزامن 4 بت 74HC161 بغلاف DIP-16 في مصر حاليًا بين ٢٠ و٢٨٫٥ جنيه عبر 3 عروض.
منين أشتري عداد ثنائي متزامن 4 بت 74HC161 بغلاف DIP-16 في مصر؟
عداد ثنائي متزامن 4 بت 74HC161 بغلاف DIP-16 متوفر عند فيوتشر إلكترونيكس وميكرو أوم للإلكترونيات ويو جي إي للإلكترونيات. قارن العروض بالأعلى لتعرف أفضل سعر.
ما الفرق بين 74HC161 و74LS161؟
كلتاهما تؤديان وظيفة العد نفسها بترتيب الأطراف نفسه. الدائرة 74HC من عائلة CMOS وتعمل على مدى واسع من 2 إلى 6 فولت، أما 74LS فهي عائلة TTL وتعمل عادةً على 5 فولت مع مستويات منطقية مختلفة للمدخلات والمخرجات. راجع الورقة الفنية قبل الخلط بينهما في التصميم.
كيف أربط عدادين من نوع 74161 للحصول على عدد أكبر من البتات؟
وصّل طرف RCO (مخرج الحمل المتتابع) في العداد الأول بطرفي التمكين ENT وENP في العداد الثاني، مع توصيل نبضة الساعة نفسها للعدادين. بهذا يتكون عداد من 8 بت. اجعل خطوط إعادة الضبط والتحميل مشتركة بين الدائرتين.
